基于FPGA的数字中频信号处理平台的设计与实现

黄伟;王雷;吴军锋

【摘 要】随着通信系统对信号处理的要求不断提高,传统芯片难以满足高速处理的要求.FPGA以并行处理能力强、集成度高、可系统重构等特点得到了广泛应用.本文设计了以高性能FPGA为核心,具有嵌入式ARM的SOC功能,结合CPLD、DSP、ADC等技术,组合SDRAM、FLSAH存储器等外围电路构建一款中频数字信号处理和数据处理平台.经工程实践验证,系统设计可靠、运行稳定.

【期刊名称】《现代导航》

【年(卷),期】2017(008)006

【总页数】5页(P422-426)

【关键词】FPGA;数字中频;信号处理

【作 者】黄伟;王雷;吴军锋

【作者单位】中国电子科技集团公司第二十研究所,西安710068;中航飞机股份有限公司,阎良710089;中航飞机股份有限公司,阎良710089

【正文语种】中 文

【中图分类】TN791

FPGA也称为现场可编程门阵列，具有器件高集成度、高可靠性、设计周期短的优点[1]，逐步成为数字电路设计和数字信号处理的理想首选。

数字中频处理则是软件无线电的核心组成部分，数字中频系统基本都以FPGA为桥梁，由DSP管理系统进行统一管理，具有完全的可编程性，允许通过加载不同的软件来实现不同的功能。尤其是在中频进行数字化处理，不仅大大简化了射频前端放大器和滤波器的要求，同时也降低了数字信号处理部分的难度[2]，但对 ADC，DAC 及时钟性能提出了很高的要求。本系统由DAC芯片直接发送高精度载波信号，中频接收采用了中频直接采样的方式，高精度载波信号直接用ADC进行采样，同时采取双核ARM对数据流的控制和处理，保证了系统的集成度和可靠性。

本数字中频信号处理平台支持实现高速数字上变频、高速数字采样、数字信号处理、数据处理、接口处理等功能。由中频发射电路、中频信号采样电路、时钟综合电路、数字处理电路、电源管理电路、音频电路组成。其中：

中频发射电路采用了数字基带上变频方式，由DAC芯片直接发送440MHz载波信号。中频接收采用了中频直接采样的方式，440MHz载波信号直接用ADC进行采样。

数字处理电路包括PowerPC、DSP1、DSP2和SOC。PowerPC、DSP1、DSP2和 SOC 中的双核ARM用于对数据流的控制、搬运和处理，FPGA逻辑用于数字信号处理。

总体设计如图1所示。

中频发射电路框图如图2所示，包括高速DAC、射频变压器、抗混叠衰减器和PI型衰减器，主要完成数字正交上变频、数模转换、镜像滤波和发射功率控制的功能。

DAC 采用 ADI的 AD9142，16bit，1280MHz采样率，工作在8倍内插、正交上变频模式。FPGA将原始40Msps采样率的基带信号内插到160Msps再送给AD9142。AD9142经过8倍的插值，将基带信号插值到 1280Msps，再通过和 440MHz频率的NCO相乘再相加，搬移到440MHz载波。

中频采样电路框图如图3所示，包括高速ADC和单端转差分的射频变压器以及相应的匹配电路。中频接收电路主要完成四路中频信号的交流耦合、单端转差分和模数变换。

前端输入的匹配电路由电容和电阻组成，主要功能是交流耦合及匹配，保证输入的VSWR性能。

高速ADC使用双通道14bit，采用160Msps采样率。使用160Msps采样率对载波信号采样以后，生成40MHz的信号，送给FPGA下变频到基带，再滤除5MHz之外的带外信号，最后进行4倍抽取，生成40Msps采样率的基带信号。后面的信号处理流程和以往的信号处理完全相同。

数字处理电路主要包括PowerPC小系统、DSP1、DSP2和SOC。SOC包括FPGA和内置的双核ARM。双核ARM和P1010/DSP1是替代关系，一个ARM核心裸跑，替代DSP1；另外一个核心运行VxWorks操作系统，替代PowerPC。

数字处理电路包括P1010芯片，DDR3 SDRAM、DSP1、DDR2、DSP2和 FPGA。

DSP1采用TMS320C6455，和FPGA之间通过并行EMIF总线进行通信。使用SOC的数字处理电路。使用SOC时，数字处理电路框图如图4所示。

数字处理电路包括DSP2和SOC，SOC中的双核 ARM 替代了 P1010和 C6455。DSP2采用TMS320C6713B，和FPGA之间通过并行EMIF总线进行通信。

SOC中的ARM的DDR3的容量为512MB，位宽为32bit，两个核心共享DDR3外置存储器。ARM从QSPI FLASH启动，启动完成以后加载FPGA和DPS2。

SOC中的ARM和FPGA逻辑之间通过SOC内部的双口RAM、硬件中断进行通信。两个ARM核心之间也通过双口RAM进行通信。

PowerPC软件运行在 P1010中，软件环境：VxWorks6.9系统。SOC中的双核ARM，一个核心裸跑，一个核心运行VxWorks6.9操作系统。DSP1和DPS2均为裸跑，无操作系统。

系统总体功能包括系统启动、系统加载、软件驱动和软件应用：

系统启动模块：选通Flash读取bootrom启动信息，引导VxWorks6.9内核系统。

系统加载模块：读取启动信息，引导VxWorks6.9系统。

软件驱动模块：基于 VxWorks6.9系统内核中的处理模块，加载接收，发送外部数据，通过IFC,PCIE与FPGA/CPLD接口连接，通过以太网，串口和外部相连接。

软件应用模块：包含模块初始化、上电自检及报告功能、软件升级功能、用户程序等模块。

模块启动初始化功能：PPC启动以后，加载FPGA、DSP1、DSP2程序，初始化时钟芯片AD9517，待AD9517锁定以后，PPC开始初始化ADC芯片和DAC芯片。

模块自检测功能：PPC对自己的外置存储器自检，通过CPLD读取电源芯片上报的电源状态是否正常。

PPC读取 AD9517寄存器值核对，并读取AD9517的锁相环状态，判断是否失锁；读取ADC、DAC芯片寄存器值核对。如果核对不正确，重新配置并记录，多次配置不成功后上报告警。ADC芯片自检，设置发送PN码序列测试码，FPGA读取校验，验证ADC芯片和FPGA之间接口是否正常。PPC判断分析全部的告警后，可以上报告警并将数据记录成文件，记录在PPC的FLASH芯片中，便于读取分析。

软件升级功能：

软件升级功能由PPC小系统完成。可以通过测试接口的网口写入程序。使用一片大容量 FLASH芯片存放PPC、FPGA、DSP1和DPS2软件。

软件升级直接使用PC机通过网口连接PPC。通过PC机上的FTP协议，直接将软件文件通过PPC写入FLASH。写入文件以后，下发复位命令由PPC重启模块。

对于模块测试，设计测试适配器，可以对所有的对外接口进行测试。模块的自检测功

能，可以对模块内部芯片进行检测。测试工装和频谱仪、信号源配合，可以对芯片外部接口进行功能和性能测试。测试连接框图如图5所示。测试项目如表1所示。

测试结果表明，测试内容完善，测试方法合理，可以有效地完成数字中频信号处理平台的测试。

综上所述，本文设计了以高性能FPGA为核心具有嵌入式 SOC功能的中频数字信号处理和数据处理平台，具有处理能力强，运行可靠、可扩展能力强等特点，为航空电子产品的数字化中频设计提供了高效的运行平台。

目前，该系统设计已经成功应用于工程应用当中，试验证明，该设计运行稳定、功能可靠，满足在线升级、快速故障定位和综合自动测试设计需求，可广泛应用于各类工程设计之中。

【相关文献】

[1]任爱锋, 初秀芹. 基于 FPGA的嵌入式系统设计[M].西安: 西安电子科技大学出版社, 2004: 212-219.

[2]杨小牛, 楼才艺, 徐建良. 软件无线电原理与应用[M].北京: 电子工业出版社, 2002.