2021年度基于FPGA的时间数字转换器设计学士学位

NANCHANG UNIVERSITY

学士学位论文

THESIS OF BACHELOR

（—）

题目基于FPGA时间-数字转换器设计

专业班级: 电子信息工程093班

基于FPGA时间-数字转换器设计

摘要

时间是物质存在和运动基础属性之一,它是科学研究、

科学试验和工程技术等领域必不可少参量。时间- 数字转换器作为时间测量技术关键,在很多领域全部有广泛应用。实现时间- 数字转换电路方法有很多个,如计数器法、电流积分法、 门延迟法和FPGA法等。本论文设计是基于FPGA时间-数字转换器, 设计思想是以计数器为粗时间间隔测量单元,门延迟为细时间间隔测量单元, 最终基于FPGA实现TDC系统。设计借助了VerilogHDL语言对FPGA进行设计, 完成了边缘检测、计数器及串口输出软件设计,实现了测量范围为30min, 分辨率达1ns大范围、高分辨率TDC系统设计。本系统可移植性强, 在提升时钟频率和门延迟精度后可应用于微粒子探测、

Designof Time to Digital Converter based on FPGA Abstract

Timeis one of the basic attribute of material’s existence and exercise,it’s an essential parameter of scientific researches, scientificexperiments, engineering technology and other technology fields.Time-digital converter, as a time measurement technology core, arewidely used in many fields.There are many ways to implement thetime-digital converter, such as the counter method, the currentintegration method, the gate delay method and the FPGA method. Thisthesis designed a FPGA based TDC, the design idea is using thecounter as a crude time interval measurement, the gate delay as aprecise time interval measurement, and finally, the system isachieved by the FPGA. In the design, with the language of

the outputting of serial. A measurement range of 30min, 1nsresolution of the large-
Verilog HDL, we achieved the softwaredesign of the edge detection, the counter and

detection, laser ranging and timing positioning and any otherfields.

Keywords:Time to Digital Converter; FPGA; Counter; Gate delay; Resolution

目录

摘要.................................................................................................................................IABSTRACT...................................................................................................................II
第一章序言..................................................................................................................1 1.1选课背景及意义...............................................................................................1 1.2中国外研究现实状况.............................................................................................

......1
1.3课题所做工作及论文章节安排.......................................................................2
1.3.1设计思想........................................................................................................2 1.3.2论文章节安排................................................................................................2 第二章时间-数字转换技术研究和分析.....................................................................4 2.1时间-数字转换电路应用领域研究.................................................................4
2.2.3门延迟法........................................................................................................6 2.2.4FPGA法........................................................................................................6 2.3小结.....................................................................................................................6
第三章时间数字转换系统硬件设计......................................................................7
3.1硬件系统总体设计...............................................................................................7 3.2开发板介绍...........................................................................................................7 3.3FPGA芯片介绍...................................................................................................9 3.3.1 FPGA介绍及Cyclone ⅡEP2C5Q208C8N芯片概述..............................9
3.3.2Cyclone ⅡEP2C5Q208C8N芯片特点................................................10

3.4FPGA开发步骤.................................................................................................10

3.4.1功效定义和器件选型..................................................................................10
3.4.2设计输入......................................................................................................11 3.4.3布线布局......................................................................................................11 3.5 QuartusII仿真平台介绍...................................................................................12 3.5.1设计输入......................................................................................................12 3.5.2项目编译......................................................................................................13 3.5.3项目仿真......................................................................................................13 第四章时间-数字转换系统软件设计...................................................................14
4.1Verilog语言介绍................................................................................................14 4.2基于Verilog语言FPGA总体设计................................................................14
4.2.1设计目标及关键原理..................................................................................14 4.2.2边缘检测工作原理及设计..........................................................................16 4.2.3计数器工作原理及设计..............................................................................16 4.2.4门延迟细计数原理及设计..........................................................................18
第五章系统测试........................................................................................................22 5.1边缘检测仿真...................................................................................................22 5.2计数器仿真.........................................................................................................22 5.3串口发送数据仿真.............................................................................................23
5.4时间-数字转换系统测试...................................................................................23
第六章总结................................................................................................................25 参考文件（Reference）.................................................................................................

26
致谢..............................................................................................................................27附录..............................................................................................................................28

第一章序言

1.1选课背景及意义
时间既是一个抽象概念,又是物质存在和运动基础属性之一。

精密时间在科学研究和试验当中充当着关键物理参量,为全部时序系统和动力学系统提供了必不可少时基坐标。

传统时间概念有两种含义,一个是指时间坐标系统中某一时刻;另一个指时间系统中一段时间间隔。本文所讨论时间均指后者。

时间-数字转换器（TDC）是时间间隔测量工具,
它在各个领域全部有着广泛应用。TDC技术原本用于核物理试验高能粒子检测,近几年,伴随科技不停进步和大家生活水平不停提升,
大家对食品和药品安全性越发关注,这就要求一个高速率、高精度检测设备。

TDC技术作为一个成熟微小粒子检测技术,近几年中取得了比较大进步。
TDC技术也被广泛应用于有机合成、石油化工、农药残留检测等方面,
正确时间间隔测量技术（ps级）在定位定时、激光测距、航天遥控、 物理试验和天文试验等领域全部含有很广泛应用。

其发展和应用对于整个国防建设和人民生活水平提升全部含有很重大意义。现在,世界各强国全部在努力地发展这项技术。

TDC技术发展前景广,应用范围大,且含有较大进步空间,本课题决定研究时间-数字转换器设计及实现。

1.2中国外研究现实状况
近些年来,TDC技术在自动检测设备、激光探测、频率测量、相位测量、

欧等国家全部对时间间隔测量技术作了大量研究,她们利用集成电路领域优势,发展了大量正确时间间隔测量技术。在美国,
PTTI年会决定每十二个月对该专题进行讨论,
美国国家科学院已把它作为评定国防力量关键标志之一。同时,
时间间隔测量技术也被列为国家须大力发展科学技术。然而相对来说,中国TDC技术起步较晚,在近几年才相继有教授对这方面技术进行研究。

加之国外对此技术控制很严格,缺乏必需支持和交流,
这使得中国TDC技术几乎是在完全空白基础上进行研究和发展。所以,中国在这方面技术还比较落后,急需大力发展和研究。

现在,国外实现TDC电路方法有很多个,且趋于成熟。

早期TDC电路通常由印刷电路板上分立元件组成,然而分立元件占用面积大、功耗高、一致性差,且元件常常受到环境原因影响,使得电路稳定性较差。

后期TDC设计分为两种:一个用多个独立集成电路搭建一个或多个TDC; 另一个用是单独专用TDC芯片,通常是ASCI。这两种设计全部含有各自特点。
而且相对来说TDC芯片开发成本很高,通常在小规模试验中,
往往需要购置她人研制专用TDC。

使用若干个集成电路搭建TDC方法含有更强灵活性,
试验者能够依据本试验需要来设计TDC,这种方法通常被小规模试验者所青睐。

总体看来,这两种实现方法全部存在各自缺点和弊端,一定程度上限制了TDC技术开发应用。

近几年来, 可编程ASCI技术得到快速发展,包含CPLD和FPGA,
而其中FPGA发展十分显著。有些FPGA芯片全部已经达成了ASCI工艺水平,它们含有很高密度,且能工作在较高速片上时钟下。现在,
FPGA工艺使TDC设计向低成本、低功耗和高集成度方向发展。基于FPGATDC电路设计工艺简单、成本低、设计难度小且流片成功率高。

在技术上,很多国家在利用FPGA设计时间数字转换器已趋于成熟。

比如美国ORTEC企业、德国ACAM企业等均开发了属于自己相关TDC产品,其指标可达100ps至14ps。

1.3课题所做工作及论文章节安排

1.3.1设计思想

本文总体设计思想是利用计数器和延迟门分别对时间进行粗测量和细测量。在软件设计方面采取Verilog语言对FPGA芯片进行程序设计。在硬件设计中,配置了50MHz频率时钟,采取CycloneⅡEP2C5Q208C8N为关键芯片,

并将结果经过串口转USB接口传输到PC机从而实现仿真。

1.3.2论文章节安排
本文分六个章节对课题进行叙述:
并介绍分析了多个实现时间-数字转换器方法,确定了本课题研究方向;
第三章系统硬件介绍,本章节介绍了TDC硬件系统组成框图, 着重介绍了所选择FPGA芯片和课题设计中所用到仿真软件;
第四章 FPGA软件设计,本章节介绍了硬件描述语言Verilog, 并关键叙述了基于FPGA实现TDC设计方案,包含计数器法和延迟门法, 给出了对应框图和工作原理;
第五章系统测试,本章节给出了TDC系统各个模块仿真测试结果, 验证了设计正确性;

第二章时间-数字转换器技术研究和分析

2.1时间-数字转换电路应用领域研究

在很多方面,绝正确时间值并没有太大意义,

起关键作用一个相正确时间概念,也就是所谓时间间隔。

精密时间间隔测量在诸如地球动力学研究、相对论研究、原子核和粒子物理、

脉冲星周期研究和人造卫星动力学研究等基础研究领域有着关键作用。

在国防应用中,时间间隔测量关键方法之一就是激光测距,利用激光本身优点,

它能实现高精度长度测量、距离测量、角度测量、速度测量等等。

因为激光测距含有速度快、精度高等特点,它被广泛应用于军事、农业、

地质、电力、水利、通讯、消防、反恐等各个领域。

因为 时 间 测 量 应 用 越 来 越 广 泛 , 现在 ,

针

这些时间数字转换电路全部含有各自特点和应用场所。接下来, 对 其 设 计 时 路 有 很 多 个 ,

2.2时间数字转换电路实现方法分析和比较

2.2.1计数器法

计数器法是时间间隔测量中最常见和最基础一个方法,实现原理很简单。

图2-1所表示,start信号开启计数器开始计数,当计数器接收到stop信号时停止,

计数器从开始计数到停止计数这段时间为所测量到时间。从图2-1中能够看到,

从start信号开启到计数器开始工作有一个延迟时间T0。在收到stop信号时,

因为计数器计算是以接收到上升沿个数为基准,T1也被当做测量到有效时间。

实际时间间隔t=t1-t0,而测量时间T=t3-t1。误差△t=T1-T0。而0≤|Tl一T0|<Tref。

对 计 数 器 法 进行 误 差 分析 可 知 ,

采取计数器实现时间间隔测量误差在最不理想情况下将靠近一个时钟周期。

相对来说这种测量方法误差比较大,需要很高频率时钟才能完成较高精度测量,

计数器测量时间优点是能测量很大范围时间间隔,因为只要计数器宽度每增加一倍,测量范围就能扩大一倍。

start
stop

CLK

t0	T0	t1	Tref	t2	T1	t3
0			图2-1计数器原理图

2.2.2电流积分法
电流积分法又称时幅转换法,在早期时间间隔测量中常常被利用。

其示意图图2-2所表示。电流源I对电容C进行充电,充电开始被start信号控制, 记为t1时刻,而stop信号则控制充电结束,记为t2。
Vcap-I=（t2-t1）/C
经过模拟数字转换器,可将得到和时间间隔成正比电压Vcap转换成数字量。

采取这种方法式,能够做出分辨率很高时间数字转换器。

然而电流积分点对噪声敏感度高,且动态范围不够大。

因为电容所能达成最大电压是确定,假如要增加测量动态范围,唯一路径就是经过减小充电电流或增大电容来改变测量百分比常数。

不过单纯增大电容和减小充电电流不仅受噪声影响大,而且受电容制作工艺限制,误差也将增大。

I

start
Reset

stop

C

ADC

图2-2电流积分法示意图

2.2.3门延迟法
多年来,因为CMOS发展,门时间延迟可达皮秒等级。

门延迟法电路通常由一系列非门组成延迟线,利用锁存器锁存功效,
由此能够计算出start信号和stop信号之间时间间隔。

采取这种方法能完成很高分辨率（皮秒级）时间间隔测量,不过其缺点是不能完成很大时间间隔测量。

2.2.4 FPGA法
近几年来,可编程ASIC技术得到快速发展,尤其是FPGA发展尤为显著。FPGA是FieldProgrammable Gate Array缩写,即现场可编程逻辑器件。现在有些FPGA已经达成ASIC工艺水平,含有很高密度,能在高速片上时钟下工作。其缺点是集成度很高,可移植性也伴随降低。然而, 借助FPGA对TDC进行设计不仅能确保很高分辨率,而且还能向高集成度、

低功耗、低成本方向发展。同时,因为FPGA电路设计还含有成本低、

使得越来越多电路设计人员全部选择它作为实现电路设计目标。正是基于FPGA实现法含有优点,本设计决定采取基于FPGA实现TDC设计方案。

2.3小结

在

上

文

叙

述

中

能

够

发

觉

,

采取数字计数器方法实现TDC即使能测量较大范围时间间隔,然而却只能单纯靠提升晶振来实现分辨率提升,这就直接加大了研发成本,且可行性小。同时,采取门延迟法对时间间隔进行测量也含有本身优缺点。

这种方法能够实现分辨率达1ns时间测量,但在测量范围上也含有很大不足, 不能对大范围时间间隔进行测量。怎样实现一个在确保很高分辨率情况下, 又能测量较大范围时间间隔时间-数字转换器？这成为了一个十分有意义课题。 本设计基于这个设计思想出发,同时采取数字计数器及门延迟技术,

第三章时间-数字转换系统硬件设计

3.1硬件系统总体设计

图3-1给出是硬件系统设计框图,设计以FPGA为关键,将多种功效电子元件系统设计到一起,最终完成时间-数字转换功效。

下面简单介绍一下各个模块功效:
（1）电源:为系统供电,确保工作正常进行;
（2）开关:start开关和stop开关能够控制产生起始信号和停止信号;（3）CLK:为系统提供晶振,其频率为50MHz;
（4）ROM:存放数据,FPGA从ROM中读取所需要数据进行计算;（5）管脚:作为一个输出单元,程序中设定特定管脚作为输出,

start
ROM

CLK

示波器

FPGA

管脚 stop

串口

电源	PC机
	图3-1硬件系统总体设计图

3.2开发板介绍

依据硬件设计要求,本设计采取图3-2所表示开发板。

JTAG接口和EPCS4 ConfigDevice等功效性模块。开发板功效框图图3- 3所表示。本文将对开发板多个关键功效模块进行介绍。

电源管理模块	EP2C5Q208	Nor Flash
User LED		SDRAM
		扩展接口

Reset按键

EPCS4Config

50MHz时钟 Device

FPGA-

JTAG接口Config

图3-3开发板功效框图 Device

电压适配器功率在5V/1A时最为理想。当和其它模块共同工作时,
（1）电源管理接口:本开发板上FPGA芯片在单独使用时可接收+5V直流电压,

又能够用于对其配置器件进行编程。板上JTAG调试接口有10个针孔插座,图3-

4所表示,每个针对应信号全部不一样。

2 4 6 8 10 1 3 5 7 9

图3-4JTAG调试插座

表1给出了每个JTAG插座所对应信号定义。

表1 JTAG插座信号定义对应表

2	GND
3	TDO
4	Vcc（3.3V）
5	TMS
6	/
7	/
8	TDI
9	GND

3.3FPGA芯片介绍

3.3.1FPGA介绍及CycloneⅡEP2C5Q208C8N芯片概述
FPGA即现场可编程逻辑器件,它是在PAL、GAL、CPLD等可编程器件基础上深入发展产物。现在,全球著名FPGA生产商有Altera、Xilinx、Actel等企业。

下面给出了常见三种FPGA芯片图片,图3-5。

图3-5FPGA芯片图片
本设计所采取FPGA芯片为CycloneⅡEP2C5Q208C8N, 它含有4,608个LES,2个高性能PLL,13个18×18硬件乘法器和多达142个用户自定义IO。同时,它还提供了大容量SDRAM和FlashROM等存放单元。所配置标准2.54mm间距扩展插座能够方便提供给用户使用。在电源方面,只需外接DC5V电源即可。本芯片不管在性能上还是系统灵活性上全部很突出,所以,它既适合于资深硬件工程师,又能被初学者所快速掌握。

1.系用双层PCB设计,高密度走线。电源和时钟设计完善,性能稳定可靠、结构美观。支持FPGA开发,提供引脚信息,预留PLL资源,支持扩展设计; 2.该关键板配置有Flash和SDRAM,是一块独立SOPC最小系统板,支持SOPC及基于NiosII软核处理器开发;
3.关键板适合于产品原型快速开发、学生参与多种电子设计大赛、学习FPGA和SOPC设计技术等,亦可用于系统设计前期快速评定设计方案; 4.FPGA 全部I/O口全部引出,均可用于扩展。

5.性价比高,针对学生用户定价,让更多学生加入FPGA学习行列。

3.4FPGA开发步骤

FPGA设计包含软件设计和硬件设计两部分。

设计思想是从系统级到功效模块级软、硬件协同设计。FPGA设计步骤图3- 6所表示,一共包含9个模块。下面分别对其中多个模块进行简明介绍。 3.4.1功效定义和器件选型
在设计时,通常采取自上而下设计方法:将一个整体系统划分为若干个模块单元, 每个模块单元又能够分为多个基础单元,如此划分下去, 直到底层单元能够直接使用EDA库为止。

3.4.2设计输入

设计输入方法通常有采取硬件描述语言和使用原理图输入等方法。采取原理图输入方法很简单,且易于仿真,不过其维护难度大且效率低,而且可移植性差。而采取硬件描述语言设计优点突出,它和芯片工艺无关,便于模块划分和一直,输入效率高且含有很强逻辑描述和仿真能力。

能够选择最好逻辑布局,使系统高效率完成设计目标。

功效定义/器件选型

设计输入

功效仿真 逻辑仿真器

综合优化 逻辑综合器

综合后仿真 逻辑仿真器

实现和布局布线 FPGA厂家工具

时序仿真 逻辑仿真器

图3-6FPGA设计步骤图

3.5Quartus II仿真平台介绍

Quartus

II是

一

个

可

编

程

逻

辑

设

计

环

境

,

它含有强大设计能力和直观易用接口,为用户提供了一个完整多平台开发环境。

它包含FPGA设计阶段所需要设计输入、逻辑综合、布局布线、时序分析、

仿真和编程下载等处理方案。借助QuartusII软件,

用户能够方便进行嵌入式软件开发和实现对可编程逻辑器件设计。

本文介绍了QuartusII软件设计输入、项目标编译及项目标仿真。

3.5.1设计输入

设计输入包含创建工程、建立图形设计文件、

基于单元符号输入和进行宏功效模块实例化等四个步骤。

（1）创建工程:一个QuartusII工程文件同时包含了设计文件、软件源文件和完成其它相关操作时所需要相关文件。打开QuartusII软件后,在文件菜单中,点击file,再选择NewProject Wizard（创建工程向导）,会弹出图3-7所表示对话框。在指定工程工作目录、工程名、顶层设计文件名,并为设计中所需要文件、库、第三方EDA工具指定器件后,工程向导会给出一个总结,最终新工程创建完成。

图3-7工程创建向导对话框
（2）建立图形设计文件:在新工程被创建后,选择file中New,能够新建设计文件类型选择窗口。点选DeviceDesign files页面下BlockDiagram/Schematic File, 点击OK即可进行图形设计文件输入。

（3）基础单元符号输入:Quartus
II软件能够为用户提供大量基础单元符号和宏功效模块,设计者只需要在原理编辑器中直接调用即可。

3.5.2项目编译
编译器能够对项目进行检验并完成逻辑综合,并将结果生成文件。

编译操作过程以下:
（1）选择Tools下CompilerTool将出现编译器窗口,这个窗口包含了全译过程中各个模块功效。

（2）选项设置:通常在设计时,用户必需指定某个器件系列。该过程能够放到编译过程中实施。

编译器选项设置能够进行指定目标器件系列、
设置编译过程及设置Fitter等操作。

（3）引脚分配:在选择好目标器件,
完成设计分析并得到工程数据库文件以后,需要对设计输入、输出引脚指定具体器件引脚编号,这一操作称为引脚分配。

3.5.3 项目仿真
仿真器能够实现时序仿真。在开始仿真之前,
必需为每一个输入引脚指定输入信号以作为仿真器激励信号。

经过这些激励信号,仿真器能产生对应输出信号,以验证设计是否成功。

通常仿真过程全部包含创建仿真文件、

设计仿真及对仿真结果分析这三个部分。

（1）创建仿真文件:点选File下New命令,弹出对话框。

在对话框中选择OtherFiles, 再选择VectorWaveform File, 最终选择OK按键,此时将打开一个空波形编辑器窗口。

波形编辑器缺省情况下仿真结束时间为1μS,为了方便观察到仿真过程,
设计者能够通选择Edit下EndTime命令来对仿真结束时间进行设置。 （2）设计仿真:在指定好仿真类型并已生成文件后,选择Processing下Start

Simulation命令即可开启仿真器。此时,仿真汇报窗口和状态窗口也将自动弹出,状态窗口将显示仿真进度和所仿真进行时间。在仿真结束后,
汇报窗口将显示输出节点仿真波形。

（3）结果分析:设计者对汇报窗口和状态窗口数据及图形分析,能够和本身设计目标对照,确定设计正确性。

第四章时间-数字转换系统软件设计

4.1Verilog语言介绍

Verilog最

初

是

由

Gateway

Design

Automation企业为其模拟器产品开发所设计。它是一个硬件描述语言,可用于从算法级、门级到开关级多个抽象设计层次数字系统建模。Verilog语言含有下述描述能力:设计行为特征、设计数据流特征、设计结构组成和包含响应监控和设计验证方面时延和波形产生机制。全部这些全部使用同一个建模语言。另外,Verilog语言提供了编程语言接口,经过该接口能够在模拟、验证期间从设计外部访问设计,包含模拟具体控制和运行。

4.2 基于Verilog语言FPGA总体设计

4.2.1设计目标及关键原理
高分辨率时间数字转换系统。

（2）系统总体设计工作步骤
系统设计总框图图4-1所表示,它包含五大模块, 分别为:两个边缘检测模块、粗计数模块、细计数模块、数据计算模块和串口输出模块。系统工作步骤以下所述:起始信号start经边缘检测单元直接接入到粗计数模块,以开启粗计数系统对CLK上升沿个数进行计数;系统采取频率为50MHzCLK晶振,能实现20ns分辨率,CLK脉冲被同时接入到粗计数模块及细计数模块;当开启停止信号stop时, 该信号一样经边缘检测模块被传送到粗、细两个计数模块;

计算结果经过串口输出模块传送给PC。下文将介绍本设计粗、

细计数器完成高分辨率时间测量基础原理。

（3）粗、细计数器测量原理

图

4-2画

出

了

一

系

列

时

钟

脉

冲

单

元

,

假设start信号开启时刻和CLK脉冲上升沿一致。依据计数器工作原理可知,

计数器只对脉冲周期个数进行计数。图4-2,设计数器测量到脉冲个数为n,

对于stop信号来临前最终一个上升沿（t1时刻）到stop信号来临时（t时刻）时间

间隔t（t=t-t1）,计数器并不能完成对它测量,这就造成了较大误差。

经过使用门延迟细计数模块则恰好能填补这点不足。

门延迟法所能测量范围是t到t2之间时间间隔

因为一个脉冲周期为20ns,所以t =20-T。由计算式能够看出, T（ T =t2-t）,

T=（n+1）20-（20-t）（ns）

对 照 FPGA总体 设计 框图 ,

下文将介绍各个模块工作原理并给出各模块设计方案。

start FPGA

边缘检测

CLK	边缘检测	粗计数模块	数	串
stop		细计数模块	据	口
			计	输
			算	出
			模模