VGA矩阵的基本参数
发布网友
发布时间：2022-04-20 08:38
共1个回答
热心网友
时间：2023-10-06 09:22
·实现自动增益技术 VGA 矩阵切换器带有断电现场保护功能；
·能够自动保存设备上次关机时的状态；
·部分允许对 HV 信号和 RGB 信号进行延迟切换；
·调整延迟时间；
·采用新型的LED面板显示和轻触式按键；
·状态显示直观合理，设备操作更加简便；
·LCD屏显示输入输出的控制状态；
·具有断电现场保护功能；
·简捷的前面板操作，后面板上有一个能与控制系统联机使用的 RS-232C 通讯端口；
·安装快捷，操作简单。 带 宽：400MHz(-3dB)满载，0～10MHz @±0.1dB，0～100MHz @±0.6dB
增 益：0dB
阻 抗：75Ω
支持分辨率：2048×1536
亮色度干扰(多通道对一通道串扰)：-55dB@10MHz，-40dB@100MHz
微分相位I/0S：<1.28度，3.58MHz
微分相位误差：0.1度, 3.58-4.43MHz
最大传播延时：5nS(±1nS)
频率响应：少于 ± 0.1dB - 30MHz
切换速度：≤180ns
视频输入
信号类型：VGA信号
连 接 器：三排15孔（VGA母头）
信号强度：1Vp-p：Y成分视频、S-video，复合视频；0.7V p-p：VGA（电脑信号）；0.3V p-p：R-Y与B-Y成分视频、 S-video
最小电平：0.5Vp-p
最小电平：0.5Vp-p
阻 抗：75Ω
回波损耗：-30Db@5MHz
视频输出
信号类型：VGA信号
连 接 器：三排15孔（VGA母头）
输出电平：2.0Vp-p
阻 抗：75Ω
回波损耗：-30Db@5MHz
D C偏 差：最大±5mV
同步信号
输入/输出信号类型：TTL
输入电平：0～5.0Vp-p，4.0V
输出电平：TTL: 5Vp-p
输入阻抗：510Ω
输出阻抗：75Ω
极 性：正或负与输入一致
串接接口：RS232，9针母D型连接器，端口2，3，5分别直通
串口参数：9600bps、8位数据、1位起始位、1位停止位、无校验，无流控
输入电压： AC 100～240V；50/60Hz VGA矩阵在设计方案时，信号源的数量比较容易确定，看看有多少个信号源，矩阵的输入数量就定下来了，但要考虑好的输出通道个数，这是根
在很多情况下，输入和输出数量很大，如果采用大型矩阵，造价会较高(矩阵是越大越难作、成本也越高)可以考虑是否能够分组使用，例如在监控时，可以让显示墙中某些显示设备只显示某一区域的信号，而其它设备各自显示其它特定区域的信号，那么就可将大规模矩阵折分成小规模的矩阵(如将128×折分成4台32×16)如果各区之间有可能需要互传信号，这样可使矩阵2的输出中包含矩阵1的部分输入信号，效果虽没有全矩阵结构好，但成本会下降。
VGA矩阵切换器做为传输系统的一部分，所出现的主要问题请见拙作“工程中常见的问题与解决”，原理是相同的，不外乎是几种产生的机理，只要能将现象分清，解决的方向应该没有大问题。比较特殊一点的是利用小规模矩阵组成大规模的问题，例：在用×32组成128×32时，不能用二台×32组成128×，这还是分组使用的概念，而应用三台×32组成128×32，这是全矩阵的概念，因此组合使用时应分清分组使用和全矩阵的区别(全矩阵是指每一输出口都可在所有输入中全选，而且彼此)。
据系统的操作模式而定，有时可能有几台显示设备之间仅有分配关系(彼此永远一致，不)那么就可考虑占用一个输出口再加分配器，如果这些设备有可能是的，那么还是各占一个的输出口好一些。 VGA显示与VGA时序实现
通用VGA显示卡系统主要由控制电路、显示缓存区和视频BIOS程序三个部分组成。控制电路如图1所示
。控制电路主要完成时序发生、显示缓冲区数据操作、主时钟选择和D/A转换等功能；显示缓冲区提供显
示数据缓存空间；视频BIOS作为控制程序固化在显示卡的ROM中。
1 VGA时序分析
通过对VGA显示卡基本工作原理的分析可知，要实现VGA显示就要解决数据来源、数据存储、时序实现
等问题，其中关键还是如何实现VGA时序。 VGA的标准参考显示时序如图2所示。行时序和帧时序都需要产
生同步脉冲(Sync a)、显示后沿(Back porch b)、显示时序段(Display interval c)和显示前沿(Front
porch d)四个部分。几种常用模式的时序参数如表1所示。
2 VGA时序实现
首先，根据刷新频率确定主时钟频率，然后由主时钟频率和图像分辨率计算出行总周期数，再把表1
中给出的a、b、c、d各时序段的时间按照主计数脉冲源频率折算成时钟周期数。在CPLD中利用计数器和RS
触发器，以计算出的各时序段时钟周期数为基准，产生不同宽度和周期的脉冲信号，再利用它们的逻辑组
合构成图2中的a、b、c、d各时序段以及D/A转换器的空白信号BLANK和同步信号SYNC。
VGA参考时序
3 读SRAM地址的产生方法
主时钟作为像素点计数脉冲信号，同时提供显存SRAM的读信号和D/A转换时钟，它所驱动的计数器的
输出端作为读SRAM的低位地址。行同步信号作为行数计数脉冲信号，它所驱动的计数器的输出端作为读
SRAM的高位地址。由于采用两片SRAM，所以最高位地址作为SRAM的片选使用。由于信号经过CPLD内部逻辑
器件时存在一定的时间延迟，在CPLD产生地址和读信号读取数据时，读信号、地址信号和数据信号不能满
足SRAM读数据的时序要求。可以利用硬件电路对读信号进行一定的时序调整，使各信号之间能够满足读
SRAM和为DAC输入数据的时序要求。
4 数据宽度和格式
如果VGA显示真彩色BMP图像，则要R、G、B三个分量各8位，即24位表示一个像素值，很多情况下还采
用32位表示一个像素值。为了节省显存的存储空间，可采用高彩色图像，即每个像素值由16位表示，R、G
、B三个分量分别使用5位、6位、5位，比真彩色图像数据量减少一半，同时又能满足显示效果。
